

1. 因為有製程變異，所以我們會用不同 delay time 來做 timing closure，使設計更 reliable。

+5
b. "==" 會將 x, z 視為 don't care (0 或 1)，而 "===" 必須在兩邊都為 x 或兩邊都為 z 才會成立，適用於 Testbench

+1.5
c. 用 array 來做 memory 的缺點是 "面積大"，"功耗較多"

2. include ?

+8
module Full_Adder (a, b, c_in, sum, c_out);

input a, b, c_in;

output sum, c_out;

wire w1, w2, w3;



Half_Adder M1(.x(a), .y(b), .h_sum(w1), .h_out(w2));

Half_Adder M2(.x(c_in), .y(w1), .h_sum(sum), .h_out(w3));

or oru1(c_out, w3, w2);


endmodule

3. +10




4. +5

Mealy Machine



Moore Machine



Mealy Machine 的 output 由 input 與 current state 決定

Moore Machine 的 output 由 current state 決定

5. +5

RTL.v 就是我們設計的電路

PATTERN.v 會輸出測試給 RTL.v 的 input, 並將 RTL.v 的 output 做為 input 進行 functional 驗證

TESTBENCH.v 做為 top module, 像麵包板, 底下有 RTL.v 與 PATTERN.v 的 instance.

6. +5

task 可以有 time delay, always block, function 不行

task 可以呼叫 task 或 function, function 只可呼叫 f

7.

$$\frac{2.45}{2.0} = 1.225$$

1 1
1ns 1ps

a. 1ns 為單位, XXX ps 為精準度.

b. XXX = 1

8. +10

a. 由於 clock signal 在 wire 上也會有 delay, 因為我們兩個 register 間的 clock delay 稱為 skew time.

b.

setup time violation : Pipeline Retiming

Hold time violation : 加 Buffer.

9. +5

Soft IP

RTL code, ① 適用於不同 technology node, ② Performance, Timing, Area 會隨製程變動

Firm IP

Netlist, ① Synthesis 後的 netlist, ② 可節省合成時間
修改幅度較小

Hard IP

LEF/GDSII ① Layout 後的電路, 受限於使用的製程

② 只可在 APR 階段修改 (Flipping, Rotating)
修改幅度最小

10. +5

a. 因為 SRAM 的面積較小,

b. 16 bit, 1500 word

$\Rightarrow \log_2 1500 \approx 10.585 \Rightarrow 11 \text{ bit Address}$

input pins: 16 bit

address pins: 11 bit

11. +10

1. 第一行 begin 前面要加 ";"

2. 要宣告 input clk;

3. sram_out 未宣告,

4. 建議將 RA1SH 的 input 與 output 用 register 隔開,

避免在 Post Synthesis Simulation 因為 delay 產生非預期的結果

3. 加 endmodule 於最後,

6. 把 begin, end 拿掉

12 +10

a.

uniquify

set-don't-touch.

ungroup

b.

當希望電路保留原本的 Hierarchy 時, 會使用 compile.